1G PoE vs 10G PoE 10 GBASE-T는 IEEE 802.3an 표준에 따라 채널 최고 주파수를 500MHz로 규정하며, Cat6a는 100m까지 10Gbps를 보장

핵심 차이: 주파수 대역폭

가장 근본적인 차이는 처리해야 할 신호 대역폭입니다.

10GBASE-T는 IEEE 802.3an 표준에 따라 채널 최고 주파수를 500MHz로 규정하며, Cat6a는 100m까지 10Gbps를 보장합니다(CommScope). 이 대역폭 확장이 SPD 설계의 모든 제약을 좌우합니다.

​

부품 성능 분석

SPD의 분로(shunt) 소자가 갖는 기생 정전용량은 데이터 라인에서 저역통과필터로 작동해 고주파를 감쇠시킵니다.

​

• 1G용으로 관대하게 쓰는 10pF급 TVS: f_{-3dB} 159/ MHz → 100MHz 1G 신호엔 무난하지만 500MHz 10G 신호엔 치명적

• 10G용 1.5pF급 TVS: f_{-3dB} 1.06{ GHz} → 500MHz 대역 확보

EDN Asia의 LXI PoE 설계 자료에 따르면 10pF TVS는 1.5pF 대비 500MHz에서 약 2.3dB의 삽입 손실을 추가하며, 데이터 라인-소자 간 스텁(stub) 길이도 50mil→100mil로 늘어나면 손실이 두 배가 됩니다. 따라서 TVS는 1.5pF 이하, 이상적으로는 1pF 미만의 초저용량 소자를 써야 합니다.

​

보호 소자별 설계 차이

• GDT (가스방전관): 선-접지(공통모드) 1차 보호용. 서지 전류 처리 능력은 뛰어나지만 동작 후 잔류 전압/지연이 있어 정전용량 자체는 ~1-2pF 수준이지만 트리거 특성이 고주파에 영향. 10G에서는 트리거 전압 안정성과 잔류 정전용량 관리가 더 엄격.

• TVS 다이오드 (실리콘 애벌란치): 선-선(차동모드) 2차 정밀 보호. 응답 <1ns. 1G에서는 일반 저용량 제품 가능하나, 10G에서는 1pF 미만 초저용량 어레이 또는 스티어링 다이오드+TVS 토폴로지로 정전용량을 분산시켜야 함(Eaton/Tripp Lite 10G 제품은 solid-state silicon avalanche diode + GDT 조합 사용).

• TSS (사이리스터 서지 서프레서): 크로우바(crowbar)형으로 TVS보다 높은 서지 전류를 처리하면서도 정전용량이 낮아, 고속 이더넷 보호에 유리. 그러나 latch(유지전류) 특성이 있어 PoE DC(최대 60V) 회로에서는 holding current와 차단 설계 확인 필수(STMicroelectronics TSS 자료).

​

실제 10G PoE SPD 스펙 예시(ROBOfiber POE-10G-DIN): 주파수 범위 500MHz, 선간 정전용량 <15pF, 선-접지 <40pF, PoE 보호전압 Up ≤170V(pair-pair), C2 방전전류 2.5kA(line-PG). 이 정도 용량 제어가 10G 등급의 기준선입니다.

PoE 전원 측면에서는 802.3bt Type 4(최대 100W) 대응 시 DC 연속 전압 60V, 페어당 ~1A 전류 정격을 견디면서도 정전용량을 최소화해야 하는 이중 제약이 생깁니다. 이는 고용량 소자(저항↓)일수록 정전용량↑인 트레이드오프와 직결됩니다.

​

PCB 설계 및 재질 분석

기판 재질

고속 이더넷 PCB 설계 가이드(HilPCB)의 핵심 권고: 1000BASE-T는 표준 고품질 FR-4로 충분하지만, 10GBASE-T 이상에서는 Rogers RO4350B 같은 저손실 재질이 최적.

AES Techno의 분석에 따르면 20cm 채널·16MHz에서 표준 FR-4은 12dB 이상, Megtron 6은 6dB 미만의 삽입 손실을 보여, 500MHz 대역의 10G에서 FR-4 사용 시 채널 손실 예산(IEEE 802.3 기준 10GBASE-T 채널 삽입손실 제한) 초과 위험이 큽니다. 다만 SPD는 라인 길이가 짧아(수 cm 이내) 하이브리드 스택업(고속 층만 저손실 재질, 나머지 FR-4)으로 비용 균형을 잡는 것이 실무적입니다.

​

임피던스 제어

• 1G: 차동 임피던스 100Ω ±10%, FR-4 기준 폭 6-8mil, 간격 6-8mil. TDR 검증 권장.

• 10G: 100Ω ±5%(엄격 설계 시 ±3%), 3W 이상 페어 간격, IPC-6012 Class 3 등급. 고속 PCB 설계 자료(hdicircuitboard)는 10G용 임피던스 쿠폰(100mm)을 매 생산 패널마다 검증 권고.

​

레이아웃 핵심 차이

1G에서는 무시 가능했던 미세 불연속이 10G에서는 치명적입니다(Printed Circuit Design & Fab):

• 스텁(Stub) 최소화: TVS/소자로 가는 분기 라인을 50mil 이하로, 가능한 한 짧게. 스텁은 10Gbps에서 신호를 "죽인다"는 표현이 있을 정도.

• 비아 관리: 10G에서는 마이크로비아(0.12-0.15mm) 또는 블라인드/버리드 비아로 stub 제거, 백드릴링 적용. 안티패드(anti-pad) 40mil로 비아 정전용량 최소화.

• 길이 정합: 인트라페어 스큐 ≤5mil(≤2.5ps), 45° 곡선 벤드, 인페어 간격 변동 <1mil.

• 기준 평면: 신호층 인접에 연속 솔리드 그라운드 평면, 슬롯/분할 평면 위 신호 라우팅 금지. 8-layer 스택업(Signal-GND-Power-Signal-Signal-Power-GND-Signal) 권장.

• 커넥터: SMD RJ45(내장 마그네틱 통합 EMI 필터)로 핀 스텁 최소화. 관통형 사용 시 핀 끝 단순 트리밍 필수.

​

10G PoE SPD는 1G 대비 5배 높은 주파수(500MHz)를 다뤄야 하므로, 모든 설계가 "기생 정전용량과 삽입 손실 최소화"로 수렴됩니다.

• 부품: TVS/TSS는 1.5pF 이하(이상적 <1pF) 초저용량으로 선-선 보호, GDT는 선-접지 1차 보호 유지하되 트리거/잔류 정전용량 관리 강화. 고속 steering 다이오드+TVS 토폴로지 채택.

• 재질: 1G는 표준 FR-4 + 100Ω±10%로 충분, 10G는 저손실 라미네이트(FR408HR/Megtron 4급 이상, 고성능은 RO4350B) + 100Ω±5% 임피던스 제어.

• 레이아웃: 10G에서는 스텁 ≤50mil, 백드릴/마이크로비아, 길이 정합 ≤5mil, 연속 기준 평면, SMD 통합 마그네틱스 RJ45가 필수.

비용 절감이 필요하면 고속 신호층만 저손실 재질을 적용하는 하이브리드 스택업과, 분로 소자 정전용량을 스티어링 다이오드로 분산시키는 토폴로지가 실무적 절충안이 됩니다.

​