This site has limited support for your browser. We recommend switching to Edge, Chrome, Safari, or Firefox.

반도체에서 절연파괴는 서지(Surge)

반도체에서 절연파괴는 서지(Surge)나 단시간 고전압에 의해 절연층이나 PN 접합에서 발생하며, 이는 반도체 소자의 고장 원인 중 하나입니다.

절연파괴의 원리

  • 서지에 의한 절연파괴는 순간적으로 발생하는 고전압이 반도체의 절연재(예: 실리콘 산화막, 폴리이미드, 에폭시 등) 또는 PN접합을 그 견딜 수 있는 한계 이상으로 밀어올려 발생합니다.

  • Avalanche BreakdownZener Breakdown이 대표적입니다. Avalanche breakdown은 고역의 전계에 의해 전자가 가속되어 격자 내 다른 전자들을 튀어나오게 하면서 전류가 폭증하는 현상입니다. Zener breakdown은 경도가 높은(도핑이 많은) 다이오드에서 낮은 전압에서 강한 전기장에 의해 전자가 터널링해서 발생합니다.

주요 피해 형태

  • 실리콘 산화막 등 절연층에서 Pin-hole(핀홀) 형성 → 장기적으로 누설전류 증가, 점진적 고장 유도.

  • 반도체 내 PN접합 절연파괴 → 대량의 전류가 흐르면서 소자 기능 상실, 방열 및 추가 손상.

  • PCB 또는 집적회로 내 다층 절연 내부 아크 및 누설전류 → 점차적으로 절연성 저하, 치명적인 오픈·쇼트 고장으로 이어질 수 있음.

전형적 발생 조건

  • 낙뢰 및 스위칭 서지: 수십 kV~수백 kV급의 순간 고전압이 실리콘 산화막 두께, 절연체 품질, 접합 형태에 따라 파괴 임계치 이상 시 인가.

  • 반복적인 전압 스트레스 누적: 절연 내구도 저하, 장기 노후, 피로 파괴 가능.

보호 및 예방

  • 서지 보호기(SPD) 설치: 과도 전압 차단, 절연파괴 위험 저감.

  • 소자 설계 시 절연두께 증대 및 고품질 절연재 적용: 두꺼운 절연재(예: 400μm Polyimide 등)는 10kV급까지 견딜 수 있음.

  • 기기 내 아크·전압분산 구조 설계: 반복적 서지, 아크로 인한 열·전기 영향 최소화.

참고 표 (파괴 방식 및 임계값 예시)

파괴 유형

발생원

임계 전압/특성

보호 방법

Avalanche (MOSFET, Diode)

역전압 서지

BVDSS (MOSFET)

SPD, 절연두께 증가

Zener (Diode)

고도 도핑/터널링

수십~수백 V

설계상 활용

산화막 파괴

정전·서지·오랜 스트레스

수십 V~수 kV

SPD, 절연 품질 개선

내부 아크/리크

고에너지/반복 스트레스

누설전류 증가

내부 회로 설계 개선

Use coupon code WELCOME10 for 10% off your first order.

Cart

Congratulations! Your order qualifies for free shipping You are ₩200 away from free shipping.
No more products available for purchase